Интегральная схемаа XC6SLX45-2CSG324I XILINX XC6SLX45 FPGA IC

Серия XILINX FPGA IC XC6SLX45-2CSG324I XC6SLX45 (интегральная схемаа)

Особенности:

• Очень низкая цена, высокопроизводительное решение логики для высокообъемных, имеющих представление о затратах применений

• поставка Двойн-ряда VCCAUX упрощает дизайн 3.3V-only

• Приостанавливайте, будьте в спящем режиме режимы для уменьшения силы системы

• Мульти-напряжение тока, мульти-стандартные штыри интерфейса SelectIO™

• До 502 штыря I/O или 227 пар дифференциального сигнала

• LVCMOS, LVTTL, HSTL, и SSTL одно-закончили I/O

• сигнализировать 3.3V, 2.5V, 1.8V, 1.5V, и 1.2V

• Дискретный привод выхода, до 24 мамы в штырь

• Стандарт QUIETIO уменьшает шум I/O переключая

• Полная 3.3V совместимость ± 10% и оперативно заменить соответствие.

• Тариф передачи данных 640+ Mb/s в дифференциальный I/O

• LVDS, RSDS, мини--LVDS, I/O HSTL/SSTL дифференциальный с интегрированными дифференциальными резисторами прекращения

• Увеличенная двойная поддержка тарифа данных (ГДР)

• Поддержка DDR/DDR2 SDRAM до 400 Mb/s

• Полностью уступчивое 32-/64-bit, 33/66 MHz технологической поддержки PCI®

• Обильные, гибкие ресурсы логики • Плотности до 25 344 клетки логики, включая опционный сдвиговый регистр или распределенную поддержку RAM

• Эффективные широкие мультиплексоры, широкая логика

• Быстрый взгляд-вперед снести логику

• Увеличенные 18 x 18 множителей с опционным трубопроводом

• Программирование IEEE 1149.1/1532 JTAG/отлаживать порт

• Иерархическая архитектура памяти SelectRAM™

• До 576 Kbits из быстрого RAM блока с байтом пишут позволяют для применений процессора

• До 176 Kbits из эффективного распределенного RAM

• До 8 менеджеров цифровых часов (DCMs)

• Часы уклоняют исключение (петля задержки запертая)

• Синтез частоты, умножение, разделение

• сдвиг фазы Высоко-разрешения

• Широкий диапазон изменения частот (5 MHz до сверх 320 MHz)

• 8 сетей часов низко-skew глобальных, 8 дополнительных часов в половинный прибор, плюс обильная трасса низко-skew

• Интерфейс конфигурации к выпускным вечерам индустриального стандарта

• Недорогой, ВЫПУСКНОЙ ВЕЧЕР космос-сбережений SPI серийный внезапный

• параллель x8 или x8/x16 BPI НИ внезапный ВЫПУСКНОЙ ВЕЧЕР

• Недорогая вспышка платформы Xilinx® с JTAG

• Уникальный идентификатор ДНК прибора для удостоверения подлинности дизайна

• Bitstreams нагрузки множественные под управлением FPGA

• проверка CRC Пост-конфигурации

• Поддержка программы полной системы разработки программ Xilinx ISE® и WebPACK™ плюс набор стартера Spartan-3A

•  MicroBlaze™ и PicoBlaze врезало процессоры

• Недорогое QFP и BGA упаковывая, Pb свободные от варианты

• Общие следы ноги поддерживают легкую миграцию плотности

• Совместимый с отборным Spartan-3AN слаболетучим FPGAs

• Совместимый с более высокой плотностью Spartan-3A DSP FPGAs

• Версия XA автомобильная доступная

Спецификация:

Технические спецификации семей вентильных матриц FPGA поля v XILINX Virtex™ 2,5 Programmable (некоторый продукт устарелый/под устарением, радушным для того чтобы связаться мы ic@icschip.com для больше информации)

Введение:

Особенности:

Быстро, вентильные матрицы поля высокой плотности Programmable - плотности от 50k к воротам системы 1M - системная производительность до 200 MHz - PCI 66-MHz уступчивый - Горяч-swappable для компактного PCI • Мульти-стандартные интерфейсы SelectIO™ - 16 высокопроизводительных стандартов интерфейса - соединяются сразу с приборами ZBTRAM • Встроенные сети час-управления - 4 предназначил задержк-запертые петли (DLLs) для предварительного управления часов - 4 сети распределения часов первичных низко-skew глобальных, плюс 24 вторичных сети местных часов • Иерархическая запоминающая система - LUTs конфигурируемое как шестнадцатиразрядный RAM, трицатидвухразрядный RAM, шестнадцатиразрядный двойн-перенесенный RAM, или шестнадцатиразрядный сдвиговый регистр - конфигурируемое одновременное двойн-перенесенное 4k-bit трамбует - быстрые интерфейсы к внешним высокопроизводительным штосселям • Гибкая архитектура которая балансирует предназначенные скорость и плотность - снесите логику для высокоскоростной арифметики - преданная поддержка множителя - цепь каскада для функций широк-входного сигнала - обильные регистры/защелки с часами для того чтобы позволить, и двойной одновременные/асинхронные набор и возврат - внутренний везти на автобусе 3 государств - логика границ-развертки IEEE 1149,1 - диод датчика Плашк-температуры • Поддержанный FPGA Foundation™ и системами разработки программ союзничества - полной поддержкой для унифицированных библиотек, реляционно помещенных макросов, и менеджера дизайна - широкий выбор платформ ПК и рабочего места • основанная на SRAM конфигурация в-системы - неограниченная re-программируемость - 4 режима программирования • 0,22 μm процесс металла 5 слоев • фабрика 100% испытала.

Описание:

Семья Virtex FPGA поставляет высокопроизводительные, высокоемкие programmable решения логики. Феноменальные увеличения в результате эффективности кремния от оптимизировать новую архитектуру для эффективности мест-и-маршрута и эксплуатировать агрессивный 5 процесс CMOS μm сло-металла 0,22. Эти выдвижения делают Virtex FPGAs сильные и гибкие альтернативы к маск-запрограммированным вентильным матрицам. Семья Virtex состоит из 9 членов показанных в здании таблицы 1. на опыте приобретенном от предыдущих поколений FPGAs, семья Virtex представляет революционный шаг вперед в programmable дизайне логики. Совмещающ большое разнообразие programmable особенностей системы, богатую иерархию быстрого, гибкие ресурсы соединения, и предварительного технологического прочесса, семья Virtex поставляет высокоскоростное и высокоемкое programmable решение логики которое увеличивает гибкость дизайна пока уменьшающ время на реализацию.

Spartan® и семьи Спартанский-XL FPGA высокообъемное решение продукции FPGA которое поставляет все ключевые требования для замены ASIC до 40 000 ворот. Эти требования включают высокую эффективность, RAM на-обломока, решения ядра и цены которой, в высокообъемном, подход и во многих случаях соответствующий для того чтобы замаскировать запрограммированные приборы ASIC. Путем модернизировать спартанские набор, усиление особенности серии выдвинутые технологические прочессы и фокусировать на управлении общей стоимости, спартанская серия поставляют главные особенности необходимы ASIC и другими высокообъемными потребителями логики пока избегающ начальных затрат, длинных этапов разработки и своиственного риска обычного ASICs. Спартанское и семьи Спартанский-XL в спартанской серии имеют 10 членов, как показано в таблице 1. спартанской/Спартанский-XL FPGA отличают примечанием: Спартанские приборы серии описали в этих технических спецификациях включают спартанскую семью 5V и семью 3.3V Спартанский-XL. См. листы отдельных данных для более предварительных членов для спартанской серии. • Первая замена FPGA ASIC для высокообъемной продукции с RAM на-обломока • Клетки до 1862 логики плотности или 40 000 ворот системы • Модернизированный набор особенности основанный на архитектуре XC4000 • Системная производительность за 80 MHz • Широкий набор AllianceCORE и LogiCORE™ предопределил решения доступные • Неограниченное reprogrammability • Низкая цена.

Особенности системного уровня - доступные как в версии 5V, так и в 3.3V - память SelectRAM™ На-обломока - полно PCI уступчивый - полная возможность readback для проверки программы и внутренней наблюдаемости узла - преданной логики быстрого переноса - внутренняя возможность автобуса 3 государств - 8 глобальных сетей часов или сигнала низко-skew - логика развертки границы IEEE 1149,1 совместимая - пакеты низкой цены пластиковые доступные во всех плотностях - совместимость следа ноги в общих пакетах • Полно поддержанный сильной системой разработки программ классик Xilinx ISE® - полностью автоматическим отображением, размещением и направлять дополнительные особенности семьи Спартанский-XL • поставка 3.3V для низкой мощности с 5V терпимым I/Os • Силы входной сигнал вниз • Высокий класс исполнения • Быстрый снесите логику • Более гибкая высокоскоростная сеть часов • Возможность защелки в конфигурируемых блоках логики • Защелка захвата входного сигнала быстрая • Опционный функциональный генератор MUX или входного сигнала 2 на выходах • 12 мамы или 24 привода выхода мам • PCI 5V и 3.3V уступчивый • Увеличенная развертка границы • Срочная конфигурация режима

Семья Spartan®-3A Пол-Programmable вентильных матриц (FPGAs) разрешает проблемы дизайна в большинств высокообъемном, цен-чувствительный, применения I/O-intensive электронные. Семья 5-члена предлагает плотности выстраивая в ряд от 50 000 до 1,4 миллиона ворота системы, как показано в таблице 1. Spartan-3A FPGAs часть выдвинутой семьи Spartan-3A, которые также включают слаболетучее Spartan-3AN и более высокую плотность Spartan-3A DSP FPGAs. Семья Spartan-3A строит на успехе более предыдущих семей Spartan-3E и Spartan-3 FPGA. Новые особенности улучшают системную производительность и уменьшают цену конфигурации. Эти повышения семьи Spartan-3A, совмещенные с доказанным технологическим прочессом 90 nm, поставляют больше функциональность и ширины полосы частот в доллар чем всегда перед, устанавливающ новый стандарт в programmable индустрии логики. Из-за их исключительно низкой цены, Spartan-3A FPGAs идеально одеты к широкому диапазону применений бытовой электроники, включая широкополосный доступ, домашнюю сеть, дисплей/проекцию, и цифровую телевизионную аппаратуру. Семья Spartan-3A главная альтернатива, который нужно замаскировать запрограммировала ASICs. FPGAs избегает высоких начальных затрат, длинномерных этапов разработки, и своиственной несгибаемости обычного ASICs, и подъемов дизайна поля разрешения.

Родственные продукты:

Spartan-3A FPGA Состояние

XC3S50A Продукция

XC3S200A Продукция

XC3S400A Продукция

XC3S700A Продукция

XC3S1400A Продукция

XC3S50A – 4 реклама c плоского пакета квадрацикла штыря нормативной производительности VQ100/VQG100 100 очень тонкая (VQFP) (0°C к 85°C)

XC3S200A – 5 мелкого шага шарика плоского пакета квадрацикла штыря высокой эффективности (коммерчески единственного) TQ144/TQG144 144 массив решетки шарика тонкого (TQFP) I промышленного (– 40°C к 100°C) XC3S400A FT256/FTG256 256 тонкий (FTBGA)

Массив решетки шарика мелкого шага шарика XC3S700A FG320/FGG320 320 (FBGA)

Массив решетки шарика мелкого шага шарика XC3S1400A FG400/FGG400 400 (FBGA)

Массив решетки шарика мелкого шага шарика XC3S1400A FG484/FGG484 484 (FBGA)

Массив решетки шарика мелкого шага шарика XC3S1400A FG676 FGG676 676 (FBGA)

XC3S 50(2) 50K 1 728 16 12 192 12K 72K 4 2 124 56

XC3S 200(2) 200K 4 320 24 20 480 30K 216K 12 4 173 76

XC3S 400(2) 400K 8 064 32 28 896 56K 288K 16 4 264 116

XC3S 1000(2) 1M 17 280 48 40 1 920 120K 432K 24 4 391 175

XC3S1500 1.5M 29 952 64 52 3 328 208K 576K 32 4 487 221

XC3S2000 2M 46 080 80 64 5 120 320K 720K 40 4 565 270

XC3S4000 4M 62 208 96 72 6 912 432K 1,728K 96 4 633 300

XC3S5000 5M 74 880 104 80 8 320 520K 1,872K 104 4 633 300

Для больше информации на наличии запаса семьи Spartan-3A FPGA, пожалуйста чувствуйте свободный связаться мы.